Loading...
hidden

Mobile-Version anzeigen

Meta-Navigation

Startseite – Hochschule Luzern

Sprachwahl und wichtige Links

  • Zum Inhalt springen
  • Kontakt
  • Login
  • De
Suche starten

Hauptnavigation

Departementsnavigation

  • Technik & Architektur
  • Wirtschaft
  • Informatik
  • Soziale Arbeit
  • Design & Kunst
  • Musik

Unternavigation

  • Studium
  • Weiterbildung
  • Forschung
  • Institute
  • Über uns

Unternavigation

  • A Scalable Hardware Accelerator for Binary Approximated CNNs
  • Acoustic Scene and Room Classification for Real-Time Applications

Breadcrumbs-Navigation

  1. Technik & Architektur Technik & Architektur
  2. Über uns Über uns
  3. Institute Institute
  4. Institute im Bereich Technik Institute im Bereich Technik
  5. Elektrotechnik Elektrotechnik
  6. A Scalable Hardware Accelerator for Binary Approximated CNNs A Scalable Hardware Accelerator for Binary Approximated CNNs

A Scalable Hardware Accelerator for Binary Approximated CNNs Providing the right compromise for every application  

Each edge-AI application requires a specific compromise between accuracy, throughput and cost/power efficiency. This makes scalability a key feature for any hardware accelerator

Convolutional Neural Networks (CNNs) have become state-of-the art for classification tasks due to theirsuperior accuracy. BinArray is a custom hardware accelerator for CNNs with binary approximated weights. The binary approximation used is a network compression technique that drastically reduces the number of multiplications required per inference with no or very little accuracy degradation. BinArray scales and allows to compromise between hardware resource usage and throughput by means of three design parameters transparent to the user. Furthermore, it is possible to select between high accuracy or throughput dynamically during runtime. BinArray has been optimized at the register transfer level and operates at 400 MHz as instruction-set processor within a heterogenous XC7Z045-2 FPGA-SoC platform. Experimental results show that BinArray scales to match the performance of other accelerators for different network sizes. Even for the largest MobileNet only 50% of the target device and only 96 DSP blocks are utilized.

PUBLIKATIONEN

hidden
  • M. Fischer and J. Wassner, "BinArray: A Scalable Hardware Accelerator for Binary Approximated CNNs," 2021 IEEE 11th Annual Computing and Communication Workshop and Conference (CCWC), 2021, pp. 0197-0205, doi: 10.1109/CCWC51732.2021.9375963

Prof. Dr. Jürgen Wassner

Co-Leiter CC Intelligent Sensors and Networks

+41 41 349 33 56

E-Mail anzeigen

Footer

FH Zentralschweiz

Links zu den Social-Media-Kanälen

  •  Facebook
  •  Instagram
  •  Twitter
  •  LinkedIn
  •  YouTube
  •  Flickr

Kontakt

Logo Technik & Architektur

Hochschule Luzern

Technik & Architektur

Technikumstrasse 21
CH- 6048 Horw

+41 41 349 33 11

technik-architektur@hslu.ch

Direkteinstieg

  • Für Studierende
  • Weiterbildungsinteressierte
  • Für Mitarbeitende
  • Medienschaffende

Quicklink

  • Personensuche
  • Jobs & Karriere
  • Organisation des Departements Technik & Architektur
  • Facts & Figures
  • Diversity
  • Räume mieten
  • Bibliothek

Statische Links

  • Newsletter abonnieren
  • Datenschutzerklärung
  • Impressum
  • Institutionell akkreditiert nach HFKG 2019–2026
Logo Swissuniversities

QrCode

QrCode
Wir verwenden Cookies, um Ihnen eine optimale Nutzung der Website zu ermöglichen und um Ihnen auf unserer Website, auf anderen Websites und in sozialen Netzwerken personalisierte Werbung anzuzeigen. Indem Sie diesen Hinweis schliessen oder mit dem Besuch der Seite fortfahren, akzeptieren Sie die Verwendung von Cookies. Weitere Informationen zu diesen Cookies und wie Sie die Datenbearbeitung durch sie ablehnen können, finden Sie in unserer Datenschutzerklärung.
OK